Estamos mejorando nuestra Tienda, Portal de clientes y Aenormas para ofrecerte una mejor experiencia.
Si detectas cualquier incidencia o necesitas ayuda durante el proceso de compra, puedes contactarnos a través del chat o escribirnos a normas@aenor.com.
Nuestro equipo estará encantado de ayudarte.
IEEE 1364-2005
IEEE Standard for Verilog Hardware Description Language
| Fecha edición: |
2006-04-07
Anulada
|
|---|---|
| Fecha cancelación: | 2006-04-07 |
| Idiomas disponibles: | Inglés |
| Keywords: | computer|computer languages|digital systems|electronic systems|hardware|hardware description languages|hardware design|HDL|PLI|programming language interface|Verilog|Verilog HDL|Verilog P |
| Scope: | Revision Standard - Superseded. The Verilog hardware description language (HDL) is defined in this standard. Verilog HDL is a formal notation intended for use in all phases of the creation of electronic systems. Because it is both machine-readable and human-readable, it supports the development, verification, synthesis, and testing of hardware designs; the communication of hardware design data; and the maintenance, modification, and procurement of hardware. The primary audiences for this standard are the implementers of tools supporting the language and advanced users of the language. (Supersedes IEEE Std 1364-2001. Superseded by IEEE Std 1800-2009). |
| ICS: | |
| CTN: | |
|
Anulaciones Normas |
Anula a IEEE 1800-2009 |










