Saltar navegación principal
Estás en: Home>Normas>Buscador de normas>IEC
Normas IEC internacionales electrotécnicas - AENOR
IEC 63011-3:2018

IEC 63011-3:2018

Integrated circuits - Three dimensional integrated circuits - Part 3: Model and measurement conditions of through-silicon via

Circuits intégrés - Circuits intégrés tridimensionnels - Partie 3: Modèle et conditions de mesure des trous de liaison à travers le silicium

Fecha:
2018-11-28 /Vigente
Resumen (inglés):
IEC 63011-3:2018 specifies a reference model of through-silicon via (TSV) electrical characteristics required for an interface design in three dimensional integrated circuit (3-D IC) to transmit and receive digital data and measurement conditions for resistance and capacitance to specify TSV characteristics in 3-D IC.
Power devices, RF devices and micro-electromechanical systems (MEMS) are not in the scope of this document.
Resumen (francés):
L'IEC 63011-3:2018 spécifie un modèle de référence des caractéristiques électriques des trous de liaison à travers le silicium (TSV: through-silicon via) exigées pour la conception d'une interface dans un circuit intégré tridimensionnel (3-D IC) pour transmettre et recevoir des données numériques, ainsi que les conditions de mesure de la résistance et de la capacité afin de spécifier les caractéristiques des TSV dans un circuit intégré tridimensionnel.
Les dispositifs de puissance, les dispositifs aux fréquences radioélectriques (RF) et les systèmes microélectromécaniques (MEMS) ne font pas partie du domaine d'application du présent document.
63,98
Idioma Formato

Nota: Precios sin IVA ni gastos de envío

Añadir a la cesta